

Macro 5627

EC-NET PCI Bus モジュール

取扱説明書

Rev. 1.1

株式会社アンペール

来歴

Rev.	日付	内容	責任者	担当
1.0	2001年 11月 09日	初版 (M5627-7 デ備付 '01.11.14)	庄司	銚田
1.1	2003年 05月 07日	社名変更 〔 東洋マイクロシステムズ スタンダードマイクロシステムズ 〕 (M5627-9 デ備付 '03.05.07)	庄司	宮崎

目次

1. 概要	1
2. 仕様	1
3. ブロック図	2
4. コネクタ配置図	2
5. メモリマップ	3
5- 1. PCI コンフィグレーション・レジスタ	3
5- 2. ローカル・コンフィグレーション・レジスタ	3
5- 2- 1. Local Address Space 0/1 Bus Region Descriptor (LAS0BRD: + 28h, LAS1BRD: +2Ch)	3
5- 3. EC - NET空間	4
5- 4. デジタル入力ポート	5
5- 4- 1. データ・レジスタ (DATA: +0)	5
5- 4- 2. 割込みステータス・レジスタ (ISR: + 1h)	5
5- 4- 3. エッジ極性指定レジスタ (POL: +2h)	5
5- 4- 4. 割込みイネーブル・レジスタ (IEN: +3h)	6
5- 4- 5. EC - NETリセット制御割込みステータス・レジスタ (RSTINT: +4h)	6
5- 4- 6. チャタリングの対処方法	8
6. EC - NETインターフェース	9
6- 1. 通信ポート	9
6- 1- 1. 通信速度	9
6- 1- 2. コネクタ	9
6- 1- 3. ケーブル	9
6- 2. TMC 20070の設定	10
6- 3. その他の接続	11
6- 3- 1. 動作クロック	11
6- 3- 2. リセット	11
7. デジタル入力ポート	12
7- 1. 回路	12
7- 2. コネクタ外形	13
7- 3. コネクタ信号表	13
8. ジャンパ/スイッチ設定	14
8- 1. EC - NET 終端設定ジャンパ (J3・J6)	14
8- 2. EC-NET 動作設定スイッチ	15
8- 2- 1. ワーニング・タイマー分解能設定	15
8- 2- 2. NST分解能設定	16
8- 2- 3. ダイアグ・モードの設定	16

1.概要

Macro5627(M5627)はPCIバスに準拠したEC-NE Tコントロール・モジュールです。本モジュールでEC-NE Tのスレーブ機器をコントロールすることができます。

また、スイッチ等を接続できるデジタル入力ポートを持ち、高いリアルタイム性を実現する為に有用です。

2.仕様

表 2-1 仕様一覧

PCインターフェース部	
規格	PCI Rev. 2.2 (PLX社PC 9030を使用)
メモリ空間, I/O 空間	PC 9030コンフィグレーション用としてメモリ空間を256バイト TMC 20070A用にメモリ空間を64バイト×2 デジタル入力ポートにメモリ空間を16バイト
割込み	1レベル
EC-NE Tインターフェース部	
ポート数	2
コントローラ	TMC 20070A (スタンダードマイクロシステムズ社製)×2
コネクタ	RJ-11×2 (6極モジュラコネクタ)
符号	CM符号 最大2.5Mbps
その他	絶縁 終端抵抗内蔵(100)
デジタル入力ポート部	
点数	4点(フォトカプラによる絶縁)
入力信号	接点入力 ON時電流5.5~11.5[mA] (12~24[V])
電源電圧	10.8[V]~26.4[V]
コネクタ	10pin MC 1.5/10-GF-3.5/フェニックスコンタクト社製又は同等品 (適合プラグ:MC 1.5/10-ST-3.5/フェニックスコンタクト社)
割込み	各点独立して、マスク、エッジ極性の指定可能
共通事項	
電源	DC +5V±5% PCIバス 270mA (typ.)
使用条件	温度 0~60 湿度 30~85% 雰囲気 腐食性ガスを含まない大気中
基板寸法	138.9W × 120.8H × 21.6T mm (基板部:124.9×106.7 mm)

3. ブロック図




図 3-1 ブロック図

4. コネクタ配置図




図 4-1 コネクタ配置図

5.メモリマップ

本ボードには以下のアドレス空間があります。

- (1)PCコンフィグレーション・レジスタ
- (2)ローカル・コンフィグレーション・レジスタ
- (3)EC - NET # 0空間
- (4)EC - NET # 1空間
- (5)デジタル入力ポート

5 - 1 .PCI コンフィグレーション・レジスタ

PCI 規格に準拠したコンフィグレーション・レジスタです。

ベンダーID は172C (HEX)、デバイスID は5627 (HEX) となっています。

ボードのレビジョンは PCI コンフィグレーション・レジスタの PCIREV レジスタで確認可能です。

5 - 2 .ローカル・コンフィグレーション・レジスタ

この空間はPC I9030の動作を設定するためのレジスタ群です。

これらは PCI コンフィグレーション・レジスタ内のPC IBAR0によりアドレスが決まります。

ローカル・コンフィグレーション・レジスタはメモリ空間上にマッピングされ、256バイトの空間を占有します。

次項で記述のEC - NET空間物理バス幅の設定の際、この空間にアクセスする必要があります。

この空間にある指定以外のレジスタ及びビットへのアクセスは行わないで下さい。本ボード及びパソコンの誤動作の恐れがあります。

表 5-1 ローカル・コンフィグレーション・レジスタ空間

アドレス (HEX)	サイズ (ビット)	ニームニック	名前
+00 +27	-	-	予約済み
+28	32	LAS0BRD	Local Address Space 0 Bus Region Descriptor
+2C	32	LAS1BRD	Local Address Space 1 Bus Region Descriptor
+30 +FF	-	-	予約済み

5 - 2 - 1 .Local Address Space 0/1 Bus Region Descriptor (LAS0BRD: +28h, LAS1BRD: +2Ch)

このレジスタで、ボード内のデータ・バス幅の設定を行います。LAS0BRD、LAS1BRDはそれぞれTMC20070Aのデバイス#0、#1に対応します。

Reserveフィールドは リード値と同じ値を書いてください。

設定変更上の注意は5-4-5.項を参照してください。

表 5-2 LAS0BRD・LAS1BRD

ビット	31~24	23~22	21~0
名前	Reserve	Local Bus Width	Reserve

・Local Bus Widthフィールド

データ・バス幅を指定します。00 (BIN)で8ビット幅 01 (BIN)で16ビット幅です。PC Ibusのリセット後は01 (BIN)、すなわち16ビット幅となっております。

その他の値に設定しないで下さい。

5-3. EC- NET空間

EC- NETコントローラTMC20070Aにアクセスするための空間です。

デバイス# 0はPC コンフィグレーション・レジスタのPC IBAR2、デバイス# 1はPC IBAR3で配置されます。これらの空間はメモリ空間に割り当てられ、それぞれ64バイト占有します。

物理バス幅の8ビット/ 16ビットの切替は、ローカル・コンフィグレーション・レジスタ空間のLAS0BRD、LAS1BRDレジスタとデジタル入力ポート空間のRSTINTレジスタで設定します。(5-4-5.参照)

詳細な使用方法は「TMC20070A Data Sheet」をご覧ください。

表 5-3 EC- NET空間アドレス・マップ

アドレス (HEX)	ニーモニック	名前
+00	COMR0	ステータス/ 割り込みマスク・レジスタ
+02	COMR1	タイアグノスティク/ コマンド・レジスタ
+04	COMR2	ページ・レジスタ
+06	COMR3	ページ内アドレス・レジスタ
+08	COMR4	データ・レジスタ
+0A	COMR5	サブアドレス・レジスタ
+0C	COMR6	コンフィグレーション・レジスタ
+0E	COMR7	Tent. ID /Node ID /Setup 1 / Next ID /Setup 2
+10	NST	ネットワーク・スタンダード・タイム
+12	INTSTA	EC割り込みステータス
+14	INTMSK	EC割り込みマスク
+16	ECCMD	ECコマンド
+18	RSD	受信SD
+1A	SSD	SD
+1C	RXFH	受信フラグ(上位側)
+1E	RXFL	受信フラグ(下位側)
+20	CMD	クロックマスタ・ノードID
+22	MODE	動作モード設定レジスタ
+24	CARRY	外部出力用キャリー選択
+26	RXMH	受信モード(上位側)
+28	RXML	受信モード(下位側)
+2A	MAXD	最大IDの指定
+2C	ND	自ノードIDの指定
+2E	PS	ページサイズの指定
+30	CKP	通信速度の指定
+32	NSTDF	NST位相差
+34	PININFO	ピン設定情報
+36	Not Used	
+38	Not Used	
+3A	ERRINFO	エラー情報
+3C	Reserved	
+3E	Reserved	

5-4. デジタル入力ポート

デジタル入力ポート関係のレジスタ群の空間です。

PCI コンフィグレーション・レジスタ内のPCIBAR 4により本空間のアドレスが決定され、16バイトの空間があります。

メモリ空間に割り当てられ、物理的なバス幅は8ビットです。PC からの16ビット幅 32ビット幅のアクセスは、2回、4回に分けてアクセスされます。本機能の回路には、チャタリング・フィルタ回路が実装されていないので、使用上注意が必要です。(5-4-6.項参照)

オフセット+5~+F (HEX) は予約されておりません。

表 5-4 デジタル入力ポート・アドレス・マップ

アドレス (HEX)	ニーモニック	レジスタ名
+ 0	DATA	データ・レジスタ
+ 1	ISR	割込みステータス・レジスタ
+ 2	POL	エッジ極性指定レジスタ
+ 3	IEN	割込みイネーブル・レジスタ
+ 4	RSTINT	ECNETリセット制御割込みステータス・レジスタ
+ 5 ~ + F	Reserve	予約済み

5-4-1. データ・レジスタ (DATA: +0)

デジタル入力ポートの状態を見るレジスタです。「1」で入力接点がショートであることを示します。

リード・オンリです。ライト・アクセスは禁止です。

表 5-5 データ・レジスタ

ビット	7	6	5	4	3	2	1	0
対応するピン	Reserve	Reserve	Reserve	Reserve	DB	D \bar{I}	DI	D \bar{I}

5-4-2. 割込みステータス・レジスタ (ISR: +1h)

入力ポートに変化があったか否かを示します。エッジ極性指定レジスタで指定したレベルの変化があった場合「1」になります。クリアは対応するビットに「1」を書きこむ事により行います。PCバスへの割込みは割込みイネーブル・レジスタにて、イネーブルとなっているビットのみ駆動します。また、本レジスタは割り込みイネーブル・レジスタには影響されません。

「0(ゼロ)」のライトは無意味です。PC Ibusのリセット時「0(ゼロ)」になります。

表 5-6 割込みステータス・レジスタ

ビット	7	6	5	4	3	2	1	0
対応するピン	Reserve	Reserve	Reserve	Reserve	DB	D \bar{I}	DI	D \bar{I}

5-4-3. エッジ極性指定レジスタ (POL: +2h)

入力ポートの状態に変化があった事を検出するため、ON OFF又はOFF ONどちらの検出をするか指定するレジスタです。検出した結果は、割込みステータス・レジスタに反映されます。

「1」の時OFF ONの変化で割込みステータス・レジスタが「1」になります。PC Ibusのリセット時「0(ゼロ)」になります。

表 5-7 エッジ極性指定レジスタ

ビット	7	6	5	4	3	2	1	0
対応するピン	Reserve	Reserve	Reserve	Reserve	DB	D \bar{I}	DI	D \bar{I}

5-4-4. 割込みイネーブル・レジスタ (EN: +3h)

割込みを許可するレジスタです。「1」を設定すると、エッジ極性レジスタでの設定の変化があった場合、PC Iバスの割込み信号を駆動します。リセット時は「0(ゼロ)」になります。リード時は設定値が読めます。

表 5-8 割込みイネーブル・レジスタ

ビット	7	6	5	4	3	2	1	0
対応するピン	Reserve	Reserve	Reserve	Reserve	DB	D \bar{I}	DI	D \bar{I}

5-4-5. EC-NE Tリセット制御割込みステータス・レジスタ (RSTINT: +4h)

EC-NE Tデバイスのリセット制御と、EC-NE Tデバイスの割込み状態を示すレジスタです。

表 5-9 EC-NE Tリセット制御割込みステータス・レジスタ

ビット	7	6	5	4	3	2	1	0
対応するピン	Reserve	Reserve	INT1	INT0	W16	Reserve	RST1	RST0

・RST0/RST1

RST0、RST1ビットは「1」で各EC-NE Tデバイスをリセットします。リード時は書き込んだ値が読めます。デジタル入力ポートのほかのレジスタには影響を与えません。これらのビットはPC Ibusのリセット時1となりますので、使用前に「0(ゼロ)」にクリアする必要があります。

・W16

EC-NE T空間の物理バス幅の設定に使用します。このビットはTMC20070AのW16ピンに接続されており、「1」の時Highで16ビット幅、「0(ゼロ)」の時Lowで8ビット幅です。リセット後は「1」となっております。この設定はPCI9030のローカル・コンフィグレーション空間のLAS0BRD(+28h)、LAS1BRD(+2Ch)のLocal bus widthフィールド(ビット23、22)の設定と整合させる必要があります。

これらの設定は、前項のRST0、RST1ビットを解除(0)する前に行ってください。また一度RST0、RST1ビットを解除した後の設定変更は、RST0、RST1ビットを「1」にしリセットを行っている間に操作してください。

表 5-10に設定の表、図 5-1、図 5-2に設定の手順を示します。

表 5-10 物理バス幅の設定

物理バス幅	設定			
	目的	TMC90070の設定	PCI9030 ローカルバス幅設定	PCI9030 ローカルバス幅設定
アドレス空間	デジタル入力ポート		PCI9030 ローカル・コンフィグレーション	PCI9030 ローカル・コンフィグレーション
オフセット(HEX)		+ 4	+ 28	+ 2 C
サイズ(ビット)		8	32	32
ビット位置 (LSB:ビット0)		3	23, 22	23, 22
16ビット (PC Iセット時の デフォルト設定)	/	1	01	01
8ビット		0	00	00




図 5-1 16ビット幅で使用する場合




図 5-2 8ビット幅で使用する場合

・INT0 / INT1

INT0、INT1ビットは「1」の時、EC - NETデバイスが割り込み信号を駆動している事を示します。INT1はEC - NETデバイス# 1、INT0はデバイス# 0に対応しています。ラッチ等はしておらず、TMC 20070Aのピンの状態がそのまま読めます。ライト値は無視されます。

Reserveビットは、リード値は不定で、ライト時は「0(ゼロ)」として下さい。

5 - 4 - 6 . チャタリングの対処方法

デジタル入力ポートには、チャタリング除去機能はありません。したがって接続する機器によってはソフトウェアにより、チャタリング対策を行わなければなりません。チャタリングの時間は一般的には数msですが、機器により異なりますので最適な時間で対策を行ってください。




図 5-3 割り込み / ステータス変化のタイミング




図 5-4 割り込みステータスのクリアが早すぎる場合




図 5-5 割り込みステータスのクリアが遅すぎる場合

6. EC - NETインターフェース

6 - 1 .通信ポート

6 - 1 - 1 .通信速度

本ボードではTMC 20070Aに20MHzのクロックを供給しています。よって最大の通信速度は2.5M bpsとなります。

本ボードには、通信ラインにパルストランスが挿入されています。パルストランスは通信速度が遅くなると、サグが大きくなり、伝送距離に影響を与えます。逆に、ケーブルの減衰は通信速度が速くなるほど大きくなります。通信路の波形を観測して検討していただくことお勧めします。

6 - 1 - 2 .コネクタ

通信コネクタの信号配列は図 6-1、表 6-1の通りです。

適合コネクタは、RJ-11型です。




図 6-1 通信コネクタのピン番号

表 6-1 通信コネクタの信号表

ピン番号	信号名	意味
1	NC	未接続
2	NC	未接続
3	SD-	送受信データ-
4	SD+	送受信データ+
5	NC	未接続
6	NC	未接続

6 - 1 - 3 .ケーブル

本ボードでは、終端抵抗に100Ωを実装しております。100Ωのインピーダンスを持ったケーブルを使用することを推奨致します。例としては、LAN用のツイストペアケーブル(TIA/EIA-568A)が挙げられます。

ネットワークの最大距離は通信速度、ノード数、ノード間の距離やノイズ環境等に影響されます。敷設の後、十分評価してから使用してください。

6 - 2 . TMC 20070の設定

本ボードでは、TMC 20070を以下の様に設定しております。

表 6-2 TMC 20070の設定

ピン名	機能	設定	意味
nRWM/SCM[1]	CPUタイプの指定	High	インテルタイプ
nMUX/SCM[0]	アドレス・マルチプレクス選択	High	アドレス・マルチプレクスしない
nEHWR/NSTC[2]	ライト・タイミング選択	Low	ライト信号がnCS信号より先に立ち上がる
nEHRD/NSTC[1]	リード・タイミング選択	High	リード信号がアドレス、nCS信号より後にLowになる
W16/SCM[2]	データ・バス幅選択	-	デジタル入力ポート空間のRSTINTレジスタのW16ビットによる 5-4-5,参照
nSWAP/SCM[3]	データ・バス・バイト・スワップ	High	8ビット幅設定時の奇数アドレスは上位バイト
nDSINV/CMERRMD	データ・ストロープ極性指定	High	nDSピンはアクティブLow。 (このピンは使用しない)
PS[1:0]	ページ・サイズ指定	11 (BIN)	ページ・サイズは32バイト ページ・サイズはレジスタにて設定してください。
MAXID[4:0]	MAXID番号設定	31 (DEC)	MAXIDは31 MAXIDはレジスタにて設定可能
NID[4:0]	自ノードID設定	31 (DEC)	自ノードIDは31 自ノードIDはレジスタにて設定可能
NSTPRE[2:0]	NST分解能設定	-	ディップ・スイッチS1、S2のビット4~5による 8-2-2,参照
nSTALONE	スタンドアローン・モード指定	High	ペリフェラルモード
WPRE/SPRE[2:0]	ワーニング・タイマー分解能	-	ディップ・スイッチS1、S2のビット1~3による 8-2-1,参照
nDIAG	ダイアグ・モード	-	ディップ・スイッチS1、S2のビット7による 8-2-3,参照
CKP[2:0]	通信速度用プリスケアラ設定	111 (BIN)	通信速度用プリスケアラは、レジスタにて設定してください。
NSTC[3],NSTC[0]	NSTキャリア出力桁指定	-	NSTキャリア出力桁はレジスタにて設定してください。
nCMIBYP	CMバイパス指定	High	CM符号 復号回路を使用する
nHUBON	HUB機能のON/OFF	High	HUB機能はOFF
nOPMD	光トランシーバ・モード	High	非光トランシーバ・モード
TXENPOL	TXENの極性指定	High	TXEN、TXEN2ピンは論理
ET1	拡張タイマ設定1	High	ET1ピンは1 レジスタのET1ビットを1にすると、拡張タイマがイネーブルとなる。

6 - 3 .その他の接続

6 - 3 - 1 .動作クロック

20MHzのクロックが供給されています。

6 - 3 - 2 .リセット

TMC20070Aのハードウェア・リセットはPC Ibusのリセットまたは、デジタル入力ポート空間のRST INTレジスタのRST0、RST1ビットにより行えます。また、これらのビットはPC Ibusのリセットで「1」（リセット状態）になり、「0（ゼロ）」に設定するまでこの状態を保持します。したがって、TMC20070Aへアクセスする前に「0（ゼロ）」を設定し、TMC20070Aのリセットを解除して下さい。




図 6-2 TMC20070AのnRESET接続

7. デジタル入力ポート

7-1. 回路

デジタル入力ポートはフォトカプラによって絶縁されています。耐圧は500Vです。

外部電源は DC12V~24V (±5%) です。ON時の電流は5.5mA (12V時)、11.5mA (24V時) です。

本ポート内には保護回路がありません。過大な電流が流れると異常な高温になり危険です。電源 (DICOM+, DICOM-) に1A以上の電流が流れない様、保護素子 (ヒューズ等) を挿入する等の対策を施してしてください。




図 7-1 デジタル入力ポート内部と接続例

7-2.コネクタ外形

コネクタはMC1.5/10-GF-3.5/(フェニックスコンタクト社製)又は同等品を使用しています。1ピンの位置は下図の通りです。




図 7-2 デジタル入力ポート・コネクタ

7-3.コネクタ信号表

表 7-1 コネクタ信号表

ピン番号	信号名
1	D \bar{I} OM+
2	D \bar{I} O+
3	D \bar{I} O-
4	D \bar{I} I+
5	D \bar{I} I-
6	D \bar{I} Z+
7	D \bar{I} Z-
8	D \bar{B} +
9	D \bar{B} -
10	D \bar{I} OM-

8. ジャンパ/スイッチ設定

本ボードには以下の設定機能があります。

8- 1. EC - NET 終端設定ジャンパ (J3・J6)

EC - NETの通信回線の終端設定を行ジャンパ・ポストです。

各ジャンパ・ポストと機能の関係を図 8- 2に示します。

出荷時設定は、どちらもショートされております。




図 8- 1 終端設定ジャンパ・ポストの位置




図 8- 2 終端設定ジャンパ付近の回路

8 - 2 . EC-NET 動作設定スイッチ

ディップ・スイッチS1とS2は TMC 20070Aの動作設定を行うスイッチです。ディップ・スイッチS1はEC - NETデバイス#0、ディップ・スイッチS2は EC - NETデバイス# 1に対応しています。




図 8-3 ディップ・スイッチS1・S2の位置

8 - 2 - 1 . ワーニング・タイマー分解能設定

ディップ・スイッチS1、S2のビット1～3は、TMC 20070Aのワーニング・タイマー分解能の設定に使用します。ビット1～3はWPRE[0]～WPRE[2]に対応し、ONで「0(ゼロ)」となります。クロックは20MHzを使用していますので、設定と分解能は表 8-1の通りになります。

表 8-1 ワーニング・タイマー分解能の設定

設定			値			分解能 [μs]	備考
ビット3	ビット2	ビット1	WPRE[2]	WPRE[1]	WPRE[0]		
ON	ON	ON	0	0	0	25.6	
ON	ON	OFF	0	0	1	51.2	
ON	OFF	ON	0	1	0	102.4	
ON	OFF	OFF	0	1	1	204.8	出荷時設定
OFF	-	-	1	X	X	設定禁止	

8-2-2.NST分解能設定

ディップ・スイッチS1、S2のビット4～6はNST分解能の設定に使用します。

ビット4～6はNSTPRE[0]～NSTPRE[2]に対応し、ONで「0(ゼロ)」となります。

クロックは20MHzを使用していますので、設定と分解能は表8-2の通りになります。

表 8-2 NST分解能の設定

設定			値			分解能 [μs]	備考
ビット6	ビット5	ビット4	NSTPRE[2]	NSTPRE[1]	NSTPRE[0]		
ON	ON	ON	0	0	0	1.6	
ON	ON	OFF	0	0	1	3.2	
ON	OFF	ON	0	1	0	6.4	
ON	OFF	OFF	0	1	1	12.8	
OFF	ON	ON	1	0	0	25.6	出荷時設定
OFF	ON	OFF	1	0	1	51.2	
OFF	OFF	ON	1	1	0	102.4	
OFF	OFF	OFF	1	1	1	204.8	

8-2-3.ダイアグ・モードの設定

ディップ・スイッチS1とディップ・スイッチS2のビット7はTMC20070Aのダイアグ・モードの設定に使用します。ONでダイアグ・モード。OFFで通常動作です。出荷時設定はOFFです。